多層基板による強結合ストリップ線路の試作と検証

多層基板は樹脂やガラスクロスからなる硬化した積層板(コア材)と， ガラスクロスに樹脂を含浸させた半硬化状態のプリプレグとを貼り合わせ，プレスすることで作られます． このとき，どのようなコア材とどのようなプリプレグをどういう順番で積層(スタックアップ)するかによって基板の性質が変わってくるため， 回路を設計するうえでは，予めどういったスタックアップを使うのか決定，確認しておく必要があります． ということでJLCPCBの標準スタックアップを例に，実際の層構成を確認しましょう．

• 4層のスタックアップ

  JLCPCBで4層以上の基板を注文する再は，Impedance Controlの項目でYesを選択することで， 複数のスタックアップのなかから任意の層構成を指定することができます． 特に指定を行わない場合，No requirement Stackupとして以下のような構成で製造されるようです． これはJLC04161H-7628 Stackupと同じ構成になっています． この例のように4層の基板ではL2-3間にコア材を用い，上下にプリプレグを入れた構造が一般的であり， JLCPCBで選択できるスタックアップは全てこの順番となっています．

  

  この構成ではコア材を用いたL2-3間は層間が1.065 mmあるのに対し， プリプレグ1層のL1-2, L3-4間は0.2104 mmと層間にかなり差が大きいため注意が必要です． この場合，内層にストリップ線路を通すのには向きませんが，一方で内層をGNDベタにして表層にMSLやGCPW等を配線する場合，線路幅を細くできるため， IC等のフットプリントと伝送線路間での不整合を抑え，特性の改善に繋がります． また，この例は全体の基板厚を1.6 mmとした場合ですが，基板厚を変更した場合はコア材の厚みが変わり，プリプレグ部分の厚みは変化しません． そのため，基板厚を0.8 mmとすると各層間の厚みが割と均等な感じの構成にすることができます．

• 6層のスタックアップ

  6層の場合，以下のようにL2-3, L4-5間にコア材を用いた層構成が一般的です． また，構成によってはL3-4間にもコア材が入っているものもあります．

  

  この構成ではL3-4間は0.1088 mmのプリプレグとなっており，基板全体の厚み(1.6 mm)に対してかなり薄くなっています． そのためL3やL4にストリップ線路を配線する場合，上下のGNDからの距離がほぼ同じ上下対称に近い構造にでき，設計しやすい利点があります． また，L3-4の両方に線路を配置することで，後述するブロードサイド結合線路を構成でき，強い結合を得ることができます．

  今回は強結合ストリップ線路を試作，評価したいというモチベーションがあるので，この6層のスタックアップを選択し， L1, L6をGND面に，L3, L4に線路を配置する構成⁴を取りました．

今回選択した6層のスタックアップでは，基板厚に対してL3-4間の距離が近いため，L3やL4に線路を配置した場合， ほぼ上下対称に近いストリップ線路構造になります． ストリップ線路構造の特性インピーダンスについては様々な文献等に設計式が載っており，容易に計算することが可能です． しかしながら，このスタックアップではL1-2, L5-6間のプリプレグ(3313)とL3-4間のプリプレグ(2116)， そしてL2-3, L4-5間のコア材の全てで比誘電率が異なります． このような誘電率の不均一な媒質中のストリップ線路について，手計算は面倒です． JLCPCBでも自社で扱っているスタックアップ上での伝送線路を設計するためのツールを提供していますが， 導体厚の扱いやその他解析条件などがどのようになっているのかわからなかったため， 使いなれたシミュレータ⁵で適当に50 Ωになりそうな線路を設計しました． 基板の誘電率についてはJLCPCBの計算ツールのヘルプに書いてある条件を入力します． このあたりの値について，高周波域ではもう少し低い値になりそうな気もしますが，とりあえずはそのまま信じることにしました． また，L2-3, L3-4間のコア材部分の厚みについて，スタックアップの表を確認するとコアが0.55 mm，銅箔0.0152 mmに対し， with copper coreが0.55 mmと指示されています． この部分については以下の図のように解釈してモデル化しました．

ということで設計した回路としては以下のように，ただ両端にコネクタを付けた線路が2本あるだけのものになります． 6層の基板ですがL1とL6を全面ベタGNDとしてL3に線路を配置，L2, L4, L5には何もパターンを置かない超贅沢仕様です(これが後に悲劇に繋がります)．

配線は以下のように，スルーホールを通してコネクタから垂直に給電する構造と， エンドランチコネクタから短いMSLを通り，viaを通して給電する構造の2通りを設計しました． この2つを比較し，内層のストリップ線路を用いる際に，大径のPTH⁶から垂直給電するのと， MSLから線路幅に近いvia⁷で内層へ導入するものとどちらを選択すべきかの指標を得ることを目的としています． また，小径のviaに直接給電できるストリップ線路用の垂直(Vertical Launch)コネクタも市販されていますが， それなりに良い値段がするので今回は検証していません． 先述したシミュレーションから，ここでは線路幅を0.635 mm(25 mil)とし，特性インピーダンスが50.46 Ωとなる線路を設計しました．

今思えば，長さの違う線路を用意してTRLや2xThruを取れるようにしておけば， コネクタ部の影響を除去して線路単体の評価(損失や実効誘電率など)を取ることができ， 先に疑問を呈した誘電率の周波数特性についても情報が得られるかと思います⁸． が，これを作った時(2024年春頃)は線路単体の特性よりもコネクタやMSLとvia，内層の線路などの構造不連続部に興味があり， 色々入れると50 mm四方に収まらなくなるため，試作してません． とはいえ基板単体の特性も気になるところなのでいずれこちらも検証できればと思います．

ストリップ線路で結合線路を実現する場合，以下のように線路を左右に並べたエッジ結合と上下に並べたブロードサイド結合の2つの構造が考えられます． エッジ結合線路では左右の線路間\(g\)によって線路の結合度が決まります．線路同士の間隔を狭くするほど結合は強ぐなりますが， 基板のデザインルールによってその最小間隔は制限されます． 一方のブロードサイド結合線路では線路の上下間隔\(d\)と左右のオフセット\(s\)によって結合度をコントロールすることができます． 線路の上下間隔\(d\)は使用する基板のスタックアップによって決まり，今回は0.1088 mmとなります．

一般的には2信号を同一の層に配置したエッジ結合線路が用いられることが多いかと思いますが， 今回は使用するスタックアップとデザインルールの範囲内で実現できる最も強い結合度を確認するため，左右のオフセットを0とし， 2本の線路完全に上下に重なったブロードサイド結合線路を設計しました． この構造では線路とGNDの間を遮るようにもう他方の線路が配置される上下対称形状となり，以下のような電界分布となります⁹． このことから，偶モードと奇モードで線路の特性インピーダンスに大きな差が生じ，非常に強い結合を実現することができます¹⁰．

設計した回路は以下のようになります． 線路幅は\(\sqrt{Z_\mathrm{e}Z_\mathrm{o}}\)が50 Ωとなるよう，0.29 mmとしました． このとき，おおよそ3 dBの結合度が得られるはずです． また． ブロードサイド結合線路部分の物理長は15 mmとしました． このとき，電気長はおおよそ104 psとなり2.4 GHzで1/4波長となります．

結合線路についても同様に測定を行います． 残念ながら，手元に4ポートを同時に評価できる測定系が無いため，以下のように2ポートをVNAに接続し，残りの2ポートを終端してそれぞれ測定します． この測定方法ではfull 4-port校正されたVNAと異なり，VNAに繋がず外部で終端しているポートのロードマッチを補正できない問題があります． つまり，得られた測定結果は残る2ポートの終端器からの反射の影響を含んだ結果となります． 今回使用している終端器はそこまで良いものでは無いのでこの影響は割と大きい気がします……

で，測定した結果が以下のようになります． おおよそ2.4 GHz付近で\(S_{21}\)と\(S_{31}\)が重なっており，3 dBの結合という設計時の想定と合致しているように思えます． しかし，図中に点線で示した-3 dBのラインと比較すると利得が低く，ロスが多いことがわかります．

Thruポート(\(S_{21})\)とCoupledポート(\(S_{31})\)の出力間の電力分配比と位相差に注目すると以下のようになります． やはり，2.4 GHz付近でほぼ等分配となっており，設計通り3 dBの結合線路が実現できていることが確認できます．

また，以前試作した方向性結合器よりもアイソレーション(\(S_{41})\)が良いこともわかります． これは偶，奇モード間の位相速度差が小さいストリップ線路の利点です．